FIR Filter Reference Design in Verilog

Befejezett Kiadva: 6 évvel ezelőtt Kiszállításkor fizetve

$240-2000 HKD

Kiszállításkor fizetve

Befejezett Kiszállításkor fizetve

We are looking for a FIR filter design in Verilog with the following requirements:

- 16-bit input, 16-bit fixed coefficient

- 39-bit output

- 256 taps

Please provide 2 implementations:

1. serial implementation using 1 multiplier

2. partial parallel implementation with 4 multiplers

FPGA Verilog / VHDL

Projektazonosító: #16227583

A projektről

4 ajánlat Távolról teljesíthető projekt Utoljára aktív: 6 évvel ezelőtt

Szeretne pénzt keresni?

A Freelancer oldalán történő árajánlatadás előnyei

Adja meg a költség- és időkeretet
Kapjon fizetést munkájáért
Vázolja fel ajánlatát
Ingyen regisztrálhat és tehet árajánlatot

Odaítélve:

mze5583fac62088c Profilképe
mze5583fac62088c

Hi, my name is Zeeshan. I would love the opportunity to assist you in designing FIR filter in Verlog. I have read your requirements and can design a good filter in Verilog. I have completed BS Electrical Engineering a Továbbiak

$708 HKD 2 napon belül
(1 Visszajelzés)
1.9

4 szabadúszó tett átlagosan 1594$ összegű árajánlatot erre a munkára

ahmedmohamed85 Profilképe
ahmedmohamed85

Dear sir I have more than 10 years experience in digital design using verilog I have done many implementations of FIR filter and I can fullfill all the requirement Best regards

$1666 HKD 3 napon belül
(399 vélemény)
7.8
raulbehl Profilképe
raulbehl

Hello! Please check my profile and reviews to know a bit about me and my work. It would be great if I could help you out with the same. Thank you!

$2000 HKD 3 napon belül
(76 vélemény)
6.1
xaainulabideen Profilképe
xaainulabideen

A proposal has not yet been provided

$2000 HKD 2 napon belül
(3 vélemény)
3.6
Adjon ki ehhez hasonló projektet