kulwantsingh16 profilképe
@kulwantsingh16
India zászlaja Bangalore, India
Tagság kezdete: 2013. december 17.
1 felhasználó ajánlotta

kulwantsingh16

Online Offline
6 yrs of experience in FPGA/Asic design and verification domain verilog/VHDL,system verilog,UVM,OVM,VMM . Working on Spartan 3 and Altera DE1 SOC FPGA boards Worked on tools: Xilinx ise Quartus modelsim questasim VCS Matlab Other skills: C,C++,shell scripting,perl expertise in IP/SOC level design Verification worked on functional verification of various blocks in four ARM based SOC designs worked on Designing SPI,I2C,AHB to APB Bridge,PCS layer 1 gigabyte wokred on AHB,AXI,APB,DDR3, Design verification
$50 USD/hr
15 vélemény
4.2
  • 88%Teljesített megbízások
  • 94%Költségvetésen belül
  • 94%Megadott időn belül
  • 29%Ismételt megbízási arány

Portfólió

Legutóbbi vélemények

Tapasztalat

FPGA/ASIC Design & Verification

Jun 2012

FPGA/ASIC Design & Verification using verilog,VHDL,system verilog,OVM and UVM

Tanulmányok

B-Tech

2008 - 2012 (4 years)

Hitelesítések

  • Csatlakoztatva a Facebookhoz
  • Előnyben részesített szabadúszó
  • Igazolt fizetés
  • Telefonon elenőrizve
  • A személyazonosság hitelesítve
  • Igazolt e-mailcím

Ebben Vagyok a Legjobb

Hasonló szabadúszók keresése: