Design and Verification of USB 3.0 for SuperSpeed Data Transfers

Törölve Kiadva: Dec 15, 2014 Kiszállításkor fizetve
Törölve Kiszállításkor fizetve

I want someone to code Physical and Link Layer of USB 3.0, and develop a verification environment for it using System Verilog.

Verilog / VHDL

Projektazonosító: #6868936

A projektről

2 ajánlat Távolról teljesíthető projekt Utoljára aktív: Dec 16, 2014

2 szabadúszó tett átlagosan 7777₹ összegű árajánlatot erre a munkára

magdycz55

A proposal has not yet been provided

₹7777 INR 30 napon belül
(0 vélemény)
0.0
richardm55

A proposal has not yet been provided

₹7777 INR 30 napon belül
(0 vélemény)
0.0